Modo de reducción de ruido AVR® ADC
Los dispositivos AVR® tienen un modo de reducción de ruido del convertidor analógico a digital (ADC), que detiene la CPU y todos los módulos de E / S, excepto el temporizador asincrónico, PTC y ADC, para minimizar el ruido de conmutación durante las conversiones ADC. Se usa cuando se requiere una medición de ADC de alta resolución. Las mediciones de ADC luego se implementan cuando el núcleo se pone a dormir.
Entrar / Salir de Reducción de ruido ADC
La instrucción SLEEP hace que la MCU ingrese al modo de reducción de ruido ADC, deteniendo la CPU pero permitiendo que el ADC, las interrupciones externas, la vigilancia de la dirección de la interfaz serie de dos hilos, Timer1 y Watchdog continúen funcionando (si está habilitado). Este modo de suspensión básicamente detiene clkI / O, clkCPU y clkFLASH, mientras permite que los otros relojes se ejecuten. Esto mejora el ambiente de ruido para el ADC, permitiendo mediciones de mayor resolución. Si el ADC está habilitado, una conversión se inicia automáticamente cuando se ingresa este modo.
Además de la interrupción completa de conversión de ADC, solo estos eventos pueden activar la
MCU del modo de reducción de ruido de ADC:
Restablecer externo
Sistema de vigilancia Reset
Interrupción del perro guardián
Restablecer Brown-out
Coincidencia de dirección de la interfaz serie de dos hilos
Interruptor de temporizador / contador
Interrupción lista SPM / EEPROM
Nivel externo de interrupción en INT
Interrupción de cambio de pin
Nota: El temporizador / contador solo se ejecuta en modo asíncrono.
Fuente: AVR® ADC Noise Reduction Mode
Comentarios
Publicar un comentario